技术编号:16162208
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本实用新型涉及动态随机存取存储器技术领域,特别涉及一种ZQ校准电路的驱动电路。背景技术在DRAM和CPU之间的高速数据传输过程中,为了保持信号的完整性,阻抗匹配变得越来越重要。由于DQ端等高精度的输出端的输出阻抗会随着制造工艺,应用环境如电压,温度等因素变化而变化,因此DRAM需要采用具有高精度且阻抗可调节功能的DQ端,通常这个调整阻抗的过程叫做ZQ校准,对应的电路是ZQ校准电路。针对DDR3和DDR4进行的ZQ校准,由于DDR3的输入/输出架构为CTT,DDR4的输入/输出架构为POD。因此,...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。