技术编号:16169220
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本实用新型涉及了显示技术领域,特别是涉及了一种像素结构。背景技术在像素结构中的薄膜晶体管中,栅极与漏极之间会形成寄生电容,影响像素电压的跳变,是影响显示质量的重要因素,其中寄生电容的大小与薄膜晶体管中栅极与漏极的重叠面积成正相关。现有采用共用数据线结构的像素结构,即是由同一条数据线分别在左右两侧各连接薄膜晶体管,这样能够减少数据线数量,降低驱动成本,但是由于薄膜晶体管的栅极和漏极布置在不同层中,需要在不同的制程中依次制作,这样就使得栅极与漏极的重叠面积不可精确控制,再出现偏差时,一侧的薄膜晶体管...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。