技术编号：16190260
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体技术领域，具体而言，涉及一种纳米线围栅MOS器件及其制备方法。背景技术在先进CMOS制造中，纳米线沟道与环栅结合的方式成为解决<5nm以下制程的热点技术。目前纳米线围栅MOS器件主要包括两种制备方法：第一种方法是采用外延生长的方式在衬底上生长出Si/GeSi的叠层，然后通过选择性腐蚀其中的GeSi留下Si的纳米线。其优点为工艺与FinFet工艺类似，但局限性为外延工艺的晶格缺陷要多于体硅，尤其是多层交替外延后比较难以保证外延层的晶格完美无缺，因此器件性能会收到影响。...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。