技术编号：16238452
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体集成电路领域，特别涉及一种掺杂区、NMOS晶体管及其形成方法。背景技术NMOS晶体管的掺杂区包括轻掺杂源/漏区和重掺杂源/漏区。当轻掺杂源/漏区包裹重掺杂源/漏区时，NMOS晶体管具有高的源漏击穿电压。而在该结构中，源漏击穿电压对于轻掺杂源/漏区的离子注入操作和热处理极其敏感。其不管是在能量和剂量均相同的离子注入操作中离子束的电流和注入面积的微小变化，还是在温度相同的热处理中温度的细微变化，都会对NMOS晶体管的源漏击穿电压造成影响，从而使得同一个晶圆上各NMOS晶体管的源漏击穿...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。