技术编号:16318813
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及电子通讯领域,尤其涉及一种测量数字接口时序余量的系统及方法。背景技术目前数字电路已经普遍应用于各个领域中,在数字电路设计中,最重要的是确保时钟信号和数据信号之间的时序关系。现有的数字接口时序测量,主要体现在对数字接口的建立时间(Setuptime)与保持时间(Holdtime)的测量,根据建立时间和保持时间评估数字接口的时序余量,但这种方式无法精确测量出数字接口的时序余量,精度差。发明内容针对现有的数字接口的时序余量精度低的问题,现提供一种旨在实现可精准测量时序余量的测量数字接口时序余...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。