技术编号:16370949
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种半导体集成电路的制造方法,特别是涉及一种钨填充凹槽结构的方法。背景技术业界在28nm及以下逻辑电路中采用金属栅极(MG)技术,且金属栅极的栅介质层通常采用高介电常数(HK)材料,具有高介电常数材料的栅介质层以及金属栅组成的栅极结构在本领域中通常缩写为HKMG。HKMG的形成工艺中,包括栅极先形成(gate first)和栅极后形成(gate last)两种工艺,本申请涉及到gate last工艺,gate last工艺中会先形成伪栅极结构,利用伪栅极结构形成器件如NMOS或PMOS...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。