技术编号:16428141
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本申请是要求于2017年6月20日提交的题为“High Radix Subset Code Multiplier Architecture”的美国临时专利申请第62/522,546号的优先权的非临时申请,该申请通过引用并入本文。技术领域本公开一般地涉及集成电路,诸如现场可编程门阵列(FPGA)。更具体地,本公开涉及在集成电路(例如,FPGA)上实现的软乘法器逻辑。背景技术该部分旨在向读者介绍可以与本公开内容的各个方面有关的领域的各个方面,本公开内容将在下文进行说明和/或要求保护。本论述被认为有助...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。