技术编号：16856386
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明是一种针对高速串行总线无源链路的自动优化方法，能够自动优化无源链路，给出设计指导建议，该技术属于高速设计领域。背景技术随着电子产品的发展，数据的吞吐量需求越来越大，高速串行总线应用越来越广泛。高速串行总线的使用，有效地提升了PCB空间利用率、降低了信号的干扰、减少了繁冗的端接电路、避免了时间偏差的问题。随着高速串行总线信号速率的提高，信号的有效时间以及幅度急剧减小，传输线效应、电源噪声以及时钟精度对信号质量的影响信号越来越大，高速串行总线的设计受到业内的普遍关注。目前业界通用的高速串行总线...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。