技术编号:16992381
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及集成电路封装领域,具体涉及一种叠层集成电路封装结构。背景技术在集成电路封装中,多采用打线或布线的方式进行电连接各集成电路芯片的引脚,以达到既定的封装体功能模块,叠置的芯片封装可以减小封装体积,是目前采用较广的发展方式。但是叠置封装容易造成打线间交叉短路或布线太乱不易更改的问题,这样得到的封装体往往体积较大且封装极为不灵便,布线也不能随意调整和更改。发明内容基于解决上述封装中的问题,本发明提供了一种叠层集成电路封装结构的封装方法,其包括以下步骤:(1)提供一散热基板,并在该散热基板上形成...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。