技术编号：17197367
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及电子设备技术领域，特别是涉及一种多路LVDS时钟线路检测方法和系统。背景技术在显示屏与驱动板间的连线中，LVDS(Low Voltage Differential Signaling，低电压差分信号)是最常用的标准，为了传输全高清信号，LVDS由一路扩展到多路，每路LVDS信号都有一对时钟信号和三至六对数据信号组成。LVDS信号线由于接口连线数量多，连线插针间距小，容易产生虚焊、连锡等不良。在工厂生产这些驱动电路板时，需要对LVDS及其它各线路的连通性做测试。传统的多路LVDS时钟线路...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。