技术编号：17317735
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明的实施例一般涉及计算机处理器领域。更具体地说，实施例涉及用于执行打包的数据元素的带符号和无符号双乘法的设备和方法。背景技术指令集或指令集架构（ISA）是与编程有关的计算机架构的一部分，包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处理及外部输入和输出（I/O）。应注意的是，术语“指令”在本文中通常指宏指令 - 其是被提供到处理器以便执行的指令 - 与微指令或微操作相反 - 其是处理器的解码器解码宏指令的结果。微指令或微操作能够配置成指示处理器上的执行单元执行操作以实现...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。