技术编号:17321117
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。实施例的一个公开方面涉及具有多个芯片的堆叠的半导体装置。背景技术具有包括像素电路的芯片和包括被配置为处理来自像素电路的信号的电路的芯片的堆叠的成像装置可以用于大大改善成像装置的价值。日本专利公开No.2012-104684和日本专利公开No.2013-51674公开了堆叠其上具有多个列电路的基板和其上具有像素单元的基板。被配置为处理信号的电路根据该电路的位置可以具有变化的特性。根据电路与像素电路之间的对应关系,由于该电路的这样的变化的特性,所得到的图像可能具有不均匀性(阴影)。发明内容一种半导体...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。