技术编号：17337062
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明的实施例涉及计算机处理器架构的领域。更具体地，实施例涉及在被执行时引起向量紧缩有符号数据值的乘法和累加的指令。背景技术指令集或指令集架构(ISA)是计算机架构中涉及编程的部分，包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置、以及外部输入和输出(I/O)。在此，术语“指令”一般是指宏指令——即，提供给处理器供执行的指令——而不是作为由处理器的解码器对宏指令解码而产生的结果的微指令或微操作。微指令或微操作可以被配置成用于指示处理器上的执行单元执行操作以实现与宏指令相关...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。