技术编号:18679922
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本公开内容的实施方式总体涉及一种用于工艺腔室中的面板。背景技术在集成电路的制造中,诸如化学气相沉积(CVD)或原子层沉积(ALD)的沉积工艺用于在半导体基板上沉积各种材料的膜。在其它操作中,使用诸如蚀刻的层改变工艺来暴露层的一部分用于进一步处理。通常,这些工艺以重复的方式被使用以制造电子器件(诸如半导体器件)的各个层。当组装集成电路时,期望制造无缺陷半导体器件。存在于基板中或其上的层中的污染物或缺陷会导致制造的器件内的制造缺陷。例如,存在于制造腔室或工艺气体输送系统中的污染物可能沉积在基板上,从...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。