技术编号:19381335
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种静电放电保护电路,特别是涉及一种通过控制电路及高压晶体管的配置来减少电路设计布局面积的静电放电保护电路。背景技术静电放电为自非导电表面的静电移动的现象,其会造成集成电路中的半导体与其它电路组成的损害。例如在地毯上行走的人体,于相对湿度较高的情况下可检测出约带有几百至几千伏的静态电压,而在相对湿度较低的情况下可检测出约带有一万伏以上的静态电压。在封装集成电路的机器或测试集成电路的仪器,亦可能产生约几百至几千伏的静态电压。当上述的带电体(人体、机器或仪器)接触到芯片时,将会向芯片放电,...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。