技术编号:19413341
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本申请涉及滤波器电路,尤其涉及一种用于锁相环(phase-lockedloop,pll)电路之中的环路滤波器(loopfilter)以及用于锁相环电路的环路滤波方法。背景技术锁相环电路(以下简称为“pll电路”)是通信系统中的一种基础部件,其为可使输出信号与参考信号之间维持固定相位差的反馈系统。举例来说,无线通信系统中的收发器会运用pll电路来进行频率合成(frequencysynthesis)及数据时钟恢复(clockanddatarecovery,cdr)。此外,几乎所有的高速混合信号系统级...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。