技术编号:20268340
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及sram存储器技术领域,尤其涉及一种sram读取延时控制电路及sram。背景技术最常见的sram存储单元为6t单元,其电路结构如图1所示。当节点n1电压为高(电源电压vdd)而节点n0电压为低(地电压vss),sram6t单元中存储的值称为逻辑1;反之为逻辑0。当需要读取sram6t单元中存储的数据时,假设当前存储的值为1,相应的操作为:(1)将bl和blb充电为高电压(一般等于电源电压vdd);(2)将字线(wordline,wl)充电为高电压(一般等于电源电压vdd),将mpg1和...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。