技术编号:21401086
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本公开的实施例是集成电路结构的领域,并且特别地是自对准堆叠ge/sicmos晶体管结构。背景技术持续过去的几十年中,集成电路中的功能件(feature)的缩放已经是日益增长的半导体工业背后的驱动力。缩放到越来越小的功能件能够实现在半导体芯片的有限的基板面(realestate)上增加功能单元的密度。例如,缩减晶体管大小允许在芯片上并入数量增加的存储器或逻辑装置,导致制作具有增大的容量的产品。但是,对于日益增大的容量的驱动而言并不是没有问题的。优化每个装置的性能的必要性变得越来越意义重大。常规的且...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。