技术编号：22627016
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本申请涉及半导体芯片领域，并且更为具体地，涉及一种堆叠式的芯片、制造方法、图像传感器和电子设备。背景技术随着半导体和集成电路技术的发展，芯片的器件类型越来越丰富，集成度越来越高，在二维平面上，随着半导体工艺发展到某个极致程度，无法进一步提高芯片的性能，因此，目前业内提出了一种三维堆叠的概念，将芯片从二维扩展到三维，即将不同功能的芯片模块上下堆叠在一起进行封装，从而提高芯片的整体性能和良率。在一种实现方式中，上层晶片(die)和下层晶片通过晶圆级键合工艺(wafer-levelbondingpro...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。