技术编号:26054566
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本申请是针对申请日为2019年09月05日,申请号为201910836140.5,发明名称为一种互连结构、三维存储器件及互连结构的制作方法的专利申请提出的分案申请。本发明属于半导体集成电路领域,涉及一种互连结构、三维存储器件及其互连结构的制作方法。背景技术在三维逻辑与非闪存(3dnand)技术中,随着互补金属氧化物半导体页面缓冲电路(cmospagebuffercircuit)中高压金属氧化物半导体(hvmos)上层的金属走线越来越密集,只有不断减小金属走线的宽度和金属走线之间的间距,然而接触部...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。