技术编号：26104014
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及集成电路技术领域,尤其涉及一种松弛度权重时序驱动布局方法。背景技术现场可编程逻辑门阵列(fieldprogrammablegatearray，fpga)是一种具有丰富硬件资源、强大并行处理能力和灵活配置能力的逻辑器件。这些特征使得fpga在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。随着集成电路的快速发展，集成电路的规模的增大给fpga布局算法提出了更高的要求。在当前芯片时序驱动布局算法中，用户设计了不同时钟具有不同的频率，从而决定了不同路径的设计延迟。根据时延来调整芯片中...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。