技术编号：26146023
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及锁相环领域，尤其涉及一种dll延时锁相环。背景技术在usb2.0数据恢复设计中，会采用dll延时锁相环产生五项或者八项时钟进行过采样数据。以五项时钟的dll延时锁相环为例，其原理为：用五级延时链电路来控制每项时钟的延时，用鉴相电路来锁定最后一级时钟(尾延时链电路所输出的时钟信号)与输入时钟(初始时钟信号)的相位关系，鉴相器的输出信号输入到控制电路中来控制每项时钟的延迟参数。但现有技术中，各延时链电路所输出的时钟信号存在毛刺，将导致数据恢复出错。发明内容本发明针对现有技术中的延时链电路所...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。