技术编号：2698686
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体制造，特别涉及一种。技术背景随着集成电路向深亚微米尺寸发展，器件尺寸的缩小使得金属导线的电 阻值上升，同时寄生电容效应变得愈发严重。近年来，通过在集成电路中制 作具有高可靠度和低成本的内连线，即使用低介电常数的介电层及低电阻值 的金属材料的双镶嵌工艺，来降低金属导线的电阻值及器件内的寄生电容效应。图l为说明现有方法中形成双镶嵌结构的流程示意图，如图l所示，现有双镶嵌方法为首先，在下层材料表面顺序叠加刻蚀终止层、介质层、第一 抗反射涂层及图案...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。