技术编号：2739048
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体工艺，尤其涉及一种。背景技术随着超大规模集成电路特征尺寸的不断减小，芯片的封装尺寸也在相应地减小， 封装密度不断增大。在芯片的封装工艺中越来越多地采用了多层布线工艺。例如，对于 256MB的动态随机存储器(DRAM)，金属互联线最多为4层；而对于IGB的DRAM，金属互联线的层数可多达10层。由于金属互联层数的不断增加以及互联线间距的不断减小而造成的连线间的串扰(cross-talk)问题和信号的延迟问题越来越突出，这在很大程度上影响到了超...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。