技术编号：2779606
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种相对于作为半导体集成电路的设计值的布局图案，高精度地形成用于制造半导体集成电路的掩模图案的方法。背景技术 现有技术的掩模图案修正方法，修正由基底层的高度差异引起的曝光时的焦点错位，和由修正图案的邻近效应产生的尺寸误差(例如，特开2002-333701号公报(第3页，0016段，第1图))。此外，还有的采用使用布局设计图案数据的光学模拟结果的修正的方法(例如，特开2002-174890号公报(第2页，0008段，第1图))。在现有技术中，为了尽...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。