技术编号：32387497
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。.本发明涉及半导体光刻技术领域，尤其涉及一种高精度套刻补偿方法。背景技术.套刻精度是指在光刻制造工艺中当层图形和前层图形的叠对位置精度。由于集成电路芯片的制造是通过多层电路层叠加而成，如果当层和前层没有对准的话，芯片将无法正常工作，因此，在形成当层的过程中，减小套刻精度、确保套刻精度在偏差范围内是极为重要的一件事情。.一般都是在前一批次的晶圆中获取待测晶圆；对待测晶圆进行套刻精度检测，获取前一批次套刻精度信息；根据前一批次套刻精度信息，获取套刻偏差模型；根据套刻偏差模型，对当前批次的晶圆进...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。