技术编号：33481301
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。.本发明属于soc芯片设计领域，尤其是涉及一种片内双总线架构。背景技术.现代高性能处理器中都带有缓存数据的组件(cache)，多核系统设计需要考虑处理器缓存数据的一致性，防止处理器使用过时的数据从而导致运行出错。因此一致性总线应运而生，它保证了各个处理器缓存数据的一致性，使得多个处理器可以共同处理同一项事务，让处理器的性能得到了很好得发挥。在此基础上，cpu与其它主机之间也会存在数据交互，所以也有维护数据一致性的需求，完备性的数据一致性总线不仅可以维护cpu之间的数据一致性，而且也可以维护c...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。