技术编号:35931804
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。.本公开总体涉及适于形成电子器件结构的方法和系统。更具体地,本公开涉及可用于形成包括掺杂半导体层的结构的方法和系统。背景技术.半导体器件(例如互补金属氧化物半导体(cmos)器件)的尺寸缩小已经导致集成电路的速度和密度显著提高。然而,传统的器件缩放技术面临着未来技术节点的重大挑战。.一种改善半导体器件性能的方法是利用应变诱导效应来提高载流子迁移率,从而提高晶体管驱动电流。例如已经表明,在采用应力源区(例如在晶体管的源极和漏极区中采用的应力源区)的p沟道iv族半导体晶体管中,可以显著提高空穴...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。