技术编号:37310134
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本申请属于电子电路领域,具体涉及一种降低集成电路压降的方法、装置、电子设备及存储介质。背景技术、随着集成电路设计中工艺特征尺寸的减小,工作频率的提高,供电电压的下降,导致功率密度急剧增大。在先进工艺芯片设计中,功耗和压降成为不可忽略的参数指标。通常压降分析工具在既定的翻转场景下经过瞬时仿真得到多种压降分布热力图,工程师可以通过各种压降分布热力图来确定动态压降风险可能存在的位置,然后跟踪并修复该问题。然而通常压降分析工具只能提供基于全部逻辑单元范围的平均功耗密度图,无法区分不同时间轴或时间区间内...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。