技术编号:37797839
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及集成电路,特别涉及一种基于逻辑综合的时序优化方法、装置、设备及介质。背景技术、集成电路设计(integrated circuit design,ic design)中非常重要的一个环节就是逻辑综合。逻辑综合是指使用综合工具,根据基本电路单元库,将硬件描述语言描述的rtl(register-transfer level,寄存器传输级)级电路转换为电路级网表的过程,逻辑综合中会把整个电路划分为不同的时序路径。相关技术中,利用逻辑综合工具采用最坏负剩余时间法(worst negative ...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。