技术编号:409167
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。技术领域本发明属于通信控制技术领域,涉及一种时钟信号提取技术,特别涉及一种基于 FPGA的加噪信号同步时钟提取装置。背景技术同步是通信系统中一个非常重要的实际问题。在通信系统中,同步具有相当重要的地位。通信系统能否有效地、可靠地工作,很大程度上依赖于有无良好的同步性。其中位同步,或称码元同步,是要在接收端确定每一个码元的起止时刻,实现对接收到的信息码元的正确判决。它是数字通信的诸多同步之中的首要问题,没有位同步信号,就在通信接收端无法正常恢复传输的数字编码信息。近年来,利用可编程逻辑器件相对于使用独立器件进行同步时...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。