技术编号：5866419
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种。 背景技术已知有一种器件，其将数据信号及表示该数据信号的取得时序的时钟信号并行输出(例如DDR-SDRAM等)。作为测试这些器件的测试装置，有使用多重选通功能的测试装置。另外，还已知有一种器件，其输出时钟成分被重叠在数据信号上的信号(例如采用序列 ATA的IF规格的器件等)。在先技术文献专利文献1 专利公开2003-315428号公报。专利文献2 专利公开2004-127455号公报。发明内容然而，对将数据信号及时钟信号并行输出的器件进行测...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。