技术编号：5963161
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明有关于扫描计时器(scan clocks)，特别是有关于包含多个扫描计时器的芯片中，用于扫描模式执行静态时序分析(Static TimingAnalysis，STA)的方法及装置。背景技术 一般测试芯片于芯片制造完成之后，而高可测试度可通过合并设计及测试过程来完成。扫描设计(scan design)为一般测试技术中的一种。一般的扫描设计电路将各种不同的储存元件串联置入扫描链(scan chain)中。将扫描电路置入设计的过程牵涉到以可扫描的序列元件(...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考，增加技术思路，做技术知识储备，不适合论文引用。