技术编号：5970892
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本实用新型涉及半导体封装测试，是ー种贴片封装半导体元器件特性不良的检测电路。背景技术半导体封装测试是指将通过测试的晶圆按照功能需求加工得到独立元器件的过程，其过程为晶圆通过划片エ艺后被切割为单粒的芯片(Die)，然后将切割好的单粒芯片贴装到相应的基板架(Leadframe)的载片区上，再利用金属(金铜铝等)导线将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead)，构成所要求的电路；然后用塑料外壳加以封装保护，对产品引脚和散热板进行镀锡保护，...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。