技术编号：6113988
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种用于在生产过程中对处于晶片状态、处于装配状态等状态下的半导体芯片实行无损检验的方法，更具体地说，涉及一种用于检测或检验具有包括短路、增大电阻或者断线的损耗的部分的方法。背景技术 通常，作为半导体芯片中故障和缺陷分析的一部分，这种无损检验技术已经用于以无损方式检测p-n结的缺陷部分。附图说明图15说明了常规的原理。当激光束2照射在p-n结1上时，产生一对电子3和空穴4。它们中的每一个通过p-n结1的空白层的电场和外部电源5的电场流入相反方向。因...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。