技术编号:6125470
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种电力半导体器件的芯片加工质量的检测方法及装置,尤其是指一种 可控硅类的半导体器件芯片的门阴PN结加压力的测试方法及装置。本发明的技术主要用 于半导体芯片的加工过程中,用于在施加一定的测试压力的条件下对半导体芯片门阴间 的PN结阻断特性的检测。属于电力半导体检测技术,以及多梳条器件控制极特性检测技 术。背景技术一般在半导体芯片加工好以后,为了保证芯片的质量,需要在施加一定压力的条件 下对芯片的门阴PN结阻断特性进行测试。在正规测试中,对于半导体...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。