技术编号：6160332
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明公开了一种，包括步骤1、芯片开封，去除绝缘层，暴露导电互连线。步骤2、粘附芯片于基板。步骤3、将芯片研磨至关注的连接孔层次。步骤4、电压衬度分析，找出异常连接孔。步骤5、找出导致连接孔顶部开路的真正机理。采用本发明方法，能在不破坏顶部形貌的情况下，找到开路失效的位置。专利说明[0001]本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种。背景技术[0002]在集成电路失效分析领域，电压衬度像经常用于电路的失效分析定位。如图1、2所示，其原理主要...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考，增加技术思路，做技术知识储备，不适合论文引用。