技术编号：6164612
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明揭示了一种集成电路的可靠性分析测试结构，该测试结构包括衬底，包含有源区和隔离区，具有一栅极、通孔和一互连线的n级待测结构，测试电压端以及电介质，所述通孔位于所述隔离区上。本发明还揭示了该测试结构的测试方法，包括根据所述的测试结构实际形成待测试结构；对所述待测结构施加电压使所述待测结构失效，所述测试电压端接入测试电压，所述有源区和每一级的所述节点均接地，直到所述待测结构失效；测试所述待测结构的失效位置，所述测试电压端接入工作电压，分别使所述有源区和每一...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。