技术编号:6209415
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本实用新型提出了一种测试结构,用于监测半导体芯片的性能稳定性,包括多个测试单元,所述测试单元包括PMOS、与平行PMOS并保持一定间距的NMOS、形成于PMOS和NMOS之上的公共栅极、位于NMOS之下的N型衬底以及位于NMOS、PMOS以及N型衬底之上的多个通孔连线,所述NMOS包括一预掺杂区,所述预掺杂区具有预定宽度。测试单元中包括NMOS、PMOS以及公共栅极,在测试单元形成之后通过对测试结构进行性能检测便能够检测出所述NMOS的预掺杂宽度是否会对测...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。