技术编号:6269390
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属于电子,具体涉及带有时序约束的FPGA时序驱动布局方法。背景技术传统的FPGA布局方法在以电路时序性能为优化 目标时,采用的时序驱动算法都仅仅针对电路的最小时钟周期进行处理,以获得最高的频率。可是随着FPGA阵列的规模的不断扩大,电路设计的复杂度不断增加,设计者对于FPGA时序驱动算法的灵活性的要求也就越来越高,而以往仅仅是针对时钟周期进行优化的FPGA时序驱动布局算法难以满足现在设计者的这些要求。因此,需要提出一种新型的FPGA时序驱动布局方法来...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。