技术编号:6282128
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及模拟集成电路技术,尤其涉及一种深亚微米级MOS器件栅极漏电流补偿的装置及方法。背景技术 锁相环(Phase Locked Loops,PLL)是一种反馈控制系统,其输出信号的频率跟踪输入信号的频率,当输出信号频率与输入信号频率成固定倍数时,输出电压与输入电压保持固定的相位差值,故称为锁相环路,简称锁相环。PLL电路的原理框图如图1所示,主要由相位比较器(Phase Detector,PD)或相位频率比较器(Phase frequency Dete...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。