技术编号:6304124
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明公开了一种具有高电源抑制比的带隙基准电路,包含带隙基准核心电路和隔离电源扰动的电流镜,可以减少电源扰动到带隙基准输出耦合路径的数目,增大电源扰动到带隙基准输出耦合路径上的衰减,并采用电源扰动经过衰减的局部电源给差分运算放大器供电有效提高了电源抑制比。专利说明—种具有高电源抑制比的带隙基准电路[0001]本发明涉及半导体集成电路,特别涉及一种具有高电源抑制比的带隙基准电路。背景技术[0002]随着系统功能日益复杂,集成度越来越高,电源扰动也越来越严重,...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。