技术编号:6335409
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属于集成电路领域,涉及一种用于集成电路设计的分布式并行最小代价流方法及装置。背景技术随着CMOS集成电路工艺的缩小,现在超大规模集成电路(VLSI)设计自动化软件为了处理包含数十亿晶体管的设计,占用越来越多的计算资源。与此同时,由于功耗和散热的限制,处理器的频率上升趋于停滞,取而代之的是多核处理器。在目前的商用市场上,多核处理器已经成为一种主流产品(1)- )。在集成电路设计自动化领域,怎样借助多核计算机系统来提升集成电路设计性能和效率也成为了目前国...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。