技术编号:6335582
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明一般是有关于一种集成电路,且特别是有关于一种卷标高速缓存(Tag Cache Memories)同位性检查(Parity Check)的同位性前瞻架构(ParityLook-Ahead Scheme)。背景技术高速缓存是用来改善性能的组件,其是通过分类数据使其将来能够更快速地服务对于这些数据的需求,进而达到上述改善性能的目的。储存于高速缓存中的数据可为先前已经计算过的值或储存于别处的原始值的复制(Duplicates)。假如需求的数据是包含于上述的高...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。