技术编号：6337915
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明的各实施方式一般涉及集成电路芯片设计，并且更具体地涉及在芯片设计中改善时序收敛的方法和系统。背景技术时序分析通常是指设计者提出一些特定的时序要求或时序约束，使用特定的时序模型来针对芯片设计布图文件进行分析。在芯片设计中，时序分析问题是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写时序窗口越来越小。如果希望在很短的时间中使数据从发送端完整地传送到接收端，就必须进行精确的时序分析。芯片设计中的时序收敛通常是指前后端设计时序一致，即对于设计者...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。