技术编号:6341051
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明的各实施例一般涉及处理器领域,并且更具体地涉及用于有效生成处理器 体系结构模型的方法和设备,该处理器体系结构模型可精确地预测处理器的性能以最小化 仿真时间。背景技术随着处理器体系结构相比于前一代处理器体系结构而言变得更加复杂并且具有 更多的晶体管数目,仿真这样的处理器以确定它们在各种情况下的性能就变得耗时并且需 要密集的处理器时钟周期。这种密集耗时的计算产生了阻碍,耗尽了对新的和现有的处理 器体系结构特性的设计空间拓展。在没有充分的设计空间拓展的情况...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。