技术编号:6380103
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及计算机领域,尤其涉及一种众核阵列上并行测试的控制方法及硅后验证系统。背景技术随着工艺水平的进步,集成电路的规模和复杂性不断增加,众核已经成为各大处理器研究机构研究的重点,设计复杂度的提高使得众核处理器的验证变得极其困难,普通超标量处理器验证时难得一见的流片后错误在片上多核处理器验证时变得十分常见,原因在于片上多核处理器模拟仿真速度极慢,不难想象,对于片上众核处理器这样规模更大,复杂度更高,模拟仿真速度更慢的芯片来说,验证工作必然更加艰难,进而将会...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。