技术编号:6381719
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种确定例如由时钟信号驱使动作等时由于电源电压的变动而产生误动作的可能性高的部位,而且,对于这样的部位采取在掩膜布局阶段的措施的半导体集成电路的误动作部位检测方法以及布局方法。背景技术 近年,伴随半导体集成电路的大规模和微细化,由电源布线产生的电压下降的影响在不断增大。即,由于电压下降而引起电源变动后,会产生延迟量的变动以及信号电平的变动,从而使电路产生误动作的可能性增高。为了防止上述那样的误动作,以往,一般是将延迟余量等设计余量一律设计得比较大...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。