技术编号：6400179
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及VLSI (Very Large Scale Integrated circuits,超大规模集成电路)物理设计领域，特别是关于集成电路互连电容参数的提取与电路时延分析。背景技术集成电路的设计流程中首先要提出功能描述，然后经过逻辑设计、版图设计得到描述半导体工艺尺寸、结构的版图，最后进行版图验证，即通过计算机软件模拟来验证上述设计是否满足要求。若满足要求，则进行下一步的生产制造。否则，若不满足要求，则返回逻辑设计、版图设计进行必要的修正。在版图验...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。