技术编号:6400217
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及集成电路设计领域,尤其涉及一种时钟节点结群方法以及时钟网络结构。背景技术随着超大规模集成电路集成度的增大和工作频率的提高,芯片单位面积的功耗呈指数级增长。对于用电池供电的便携式设备来说,功耗直接与待机时间和电池寿命挂钩。而待机时间和电池寿命的长短对于便携式设备来说是最重要的,直接影响到产品的市场竞争地位。对于高可靠性设备,功耗过大导致芯片温度急剧升高,进而影响器件和连线的电学性能,甚至造成电路失效。因此,低功耗已经成为集成电路设计的主要优化目标之...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。